Strona zablokowana

Ta strona jest zablokowana do edycji przez innego użytkownika. Musisz zaczekać aż użytkownik zakończy redagowanie lub jego blokada wygaśnie.
Aktualnie zablokowane przez: 104.23.197.114
Blokada wygasa: 2026/06/13 12:02 (5 min)
Ta strona jest tylko do odczytu. Możesz wyświetlić źródła tej strony ale nie możesz ich zmienić.
====== Architektura komputerów - wybrane pytania i odpowiedzi ======
===== 1. Czego dotyczą pojęcia BIG (SMALL) Endian? =====

Oba pojęcia dotyczą kolejności zapisywania bajtów w pamięci w przypadku danych zawierających dwa lub więcej bajtów.
Big Endian to forma zapisu danych, w której najbardziej znaczący bajt znajduje się jako pierwszy. Na przykład słowo 0xA0B70708 (w zapisie szesnastkowym) zapisane jest jako ciąg bajtów A0 B7 07 08. To znaczy, najbardziej znaczący bajt (w tym przypadku A0) zapisanym jest w pamięci pod najniższym adresem. Procesory, które używają formy Big Endian to między innymi SPARC, Motorola 68000, PowerPC 970, IBM System/360.
Little Endian to forma zapisu danych, w której mniej znaczący bajt znajduje się jako pierwszy. Na przykład słowo 0xA0B70708 (w zapisie szesnastkowym) zapisane jest jako ciąg bajtów 08 07 B7 A0. To znaczy, "najmniej znaczący bajt" (w tym przypadku 08) zapisany jest w pamięci pod najniższym adresem. Procesory, które używają formy Little Endian to między innymi Intel x86, AMD64, DEC VAX.

Dobra [[https://blog.fabrykowski.pl/little-endian.html|wizualizacja]].

===== 2. Czego dotyczą i co oznaczają określenia: RTS-CTS i XON/XOFF? =====

Dotyczą sposobu transmisji poprzez interfejs RS232C. Pierwsze wykorzystują osobne linie sygnałowe (metoda sprzętowa), a drugie mogą obsługiwać tylko simplex i halfduplex i wykorzystują te same linie sygnałowe do przesyłania sygnałów.
Są to oznaczenia odnośnie interfejsy RS232 a dokładniej odnoszą się do dwóch wersji protokołów transmisji danych. Xon/Xoff to nazwy sygnałów wysyłanych w jednej z wersji tego protokołu (oznaczają początek i koniec nadawania) - sygnały te mają postać określonej sekwencji bitów i przesyłane są jak dane. Natomiast RTS (Ready To Send) i CTS (Clear To Send) mają podobną funkcje, co XON/XOFF jednak ich realizacja nie jest programowa tylko sprzętowa - zazwyczaj są to dwie żyły w kablu, przez które wysyła się sygnały sterujące transmisją.

===== 3. Jaka jest różnica między trybami SPI i EPP? =====

Są to dwa typy portów równoległych Centronics drukarek LPT:
SPI pozwala na przesyłanie tylko w jedną stronę (simplex), drukarka jest odpowiada za drukowanie; - dość wolne; - pierwotna wersja Centronics EPP pozwala na przesyłanie dużych ilości danych do drukarek (GDI), w systemie fullduplex, używa mechanizmów DMA. Za drukowanie odpowiada jądro systemu. Znacznie szybsze od SPI

===== 4. Jaka jest różnica pomiędzy pamięciami SRAM i DRAM? =====

SRAM (Static Random Access Memory, czyli Statyczna RAM) to typ pamięci półprzewodnikowej. Słowo "statyczna" oznacza, że pamięć przechowuje swoją zawartość tak długo, jak ma zasilanie, w odróżnieniu od DRAM (Dynamic Random Access Memory), którą trzeba
okresowo odświeżać. Każdy bit w pamięci SRAM jest zbudowany z układu czterech tranzystorów, które tworzą przerzutnik, oraz 2 tranzystorów sterujących. Ta struktura umożliwia znacznie szybsze czytanie bitu niż w DRAM. W układach DRAM każdy bit danych jest przechowywany w oddzielnym kondensatorze. Ponieważ ładunek ma tendencje do wyciekania z kondensatorów, są one okresowo odświeżane przez specjalizowany układ odświeżania.

===== 5. Charakteryzacja architektury CISC i RISC? =====


CISC (Complex Instruction Set Computers) - nazwa architektury mikroprocesorów o następujących cechach:
        * duża liczba rozkazów (instrukcji)
        * mała optymalizacja - niektóre rozkazy potrzebują dużej ilości cykli procesora do wykonania
        * występowanie złożonych, specjalistycznych rozkazów
        * duża ilość trybów adresowania
        * do pamięci może się odwoływać bezpośrednio duża liczba rozkazów
        * mniejsza od RISC-ów częstotliwość taktowania procesora
        * powolne działanie dekodera rozkazów
Z reguły procesory wykonane w architekturze CISC działają wolniej niż procesory, o przeciwstawnych założeniach RISC, działające z tą samą częstotliwością.
Przykłady rodzin procesorów o architekturze CISC to: x86, Pentium, MC68000

RISC (Reduced Instruction Set Computers) - nazwa architektury mikroprocesorów o następujących cechach:
        * Zredukowana liczba rozkazów, ich liczba wynosi kilkadziesiąt, podczas gdy w procesorach CISC sięga setek. Upraszcza to znacznie dekoder rozkazów.
        * Redukcja trybów adresowania, dzięki czemu kody rozkazów są prostsze, bardziej zunifikowane, co dodatkowo upraszcza wspomniany wcześniej dekoder rozkazów. Ponadto wprowadzono tryb adresowania, który ogranicza ilość
        * Ograniczenie komunikacji pomiędzy pamięcią, a procesorem. Przede wszystkim do przesyłania danych pomiędzy pamięcią, a rejestrami służą dedykowane instrukcje, które zwykle nazywają się load (załaduj z pamięci), oraz store (zapisz do pamięci); pozostałe instrukcje mogą operować wyłącznie na rejestrach. Zwiększenie liczby rejestrów (np. 32, 192, 256, podczas gdy np. w architekturze x86 jest zaledwie 8 rejestrów), co również ma wpływ na zmniejszenie liczby odwołań do pamięci.
        * Dzięki przetwarzaniu potokowemu wszystkie rozkazy wykonują się w jednym cyklu maszynowym, co pozwala na znaczne uproszczenie bloku wykonawczego, a zastosowanie superskalarności także na zrównoleglenie wykonywania rozkazów. Dodatkowo czas reakcji na przerwania jest krótszy.

===== 6. Co to jest wyjątek? =====

Wyjątek jest rodzajem przerwania (przerwanie wewnętrzne) zgłaszanym przez procesor dla sygnalizowania sytuacji wyjątkowych (np. dzielenie przez zero); dzielą się na trzy grupy:
        * faults (niepowodzenie) – sytuacje, w których aktualnie wykonywana instrukcja powoduje błąd; gdy procesor powraca do wykonywania przerwanego kodu wykonuje następną, po tej która wywołała wyjątek, instrukcję;
        * traps (pułapki) – sytuacja, która nie jest błędem, jej wystąpienie ma na celu wykonanie określonego kodu; wykorzystywane przede wszystkim w debugerach; gdy procesor powraca do wykonywania przerwanego kodu tę samą instrukcję która wywołała wyjątek;
        * aborts – błędy, których nie można naprawić.

===== 7. Na czym polega różnica między instrukcjami RETN i IRET. =====

RETN (return near) - instrukcja powrotu bliskiego z procedury. Polega na zaladowaniu rejestru IP wartoscia zdjeta ze stosu.
IRET (interrupt return) - instrukcja powrotu z procedury obslugi przerwania. Powoduje zdjecie ze stosu rejestrow IP, CS i rejestru znacznikow.


===== 8. Jaki adres logiczny, w trybie rzeczywistym, odpowiada adresowi fizycznemu, 78235H? =====

Adres logiczny (programowy) składa się z dwóch liczb 16-bitowych: segmentu (numeru segmentu) oraz przemieszczenia względem początku segmentu (ang. offset). Adres fizyczny jest liczony jako segment * 16 + przemieszczenie. Ponieważ segmenty nie są rozłączne, wiele różnych adresów logicznych może odwoływać się do tej samej komórki pamięci. Zatem adresowi fizycznemu 78235H odpowiada np. taki adres logiczny : 7000H:8235H

===== 9. Co to jest granulacja? =====

G - ziarnistość (Granularity) określa jaka jest jednostka liczenia rozmiaru segmentu (0 - ziarnistość 1B, 1 - ziarnistość 4kB). Jeśli G = 0, maksymalny rozmiar segmentu to 1MB, przy G = 1, rozmiar maksymalny wynosi 4GB

===== 10. Jak działają (omówić różnice i podobieństwa) mechanizmy adresowania pamięci w trybie rzeczywistym i chronionym? =====

Adresowanie natychmiastowe
W adresowaniu natychmiastowym argument pobierany jest bezpośrednio z rozkazu. W tym trybie wskazywany jest wyłącznie operand źródłowy.
Adresowanie rejestrowe
W adresowaniu rejestrowym operandy znajdują się w rejestrach wewnętrznych mikroprocesora. Jeżeli operand znajduje się w pamięci, to zespół wykonawczy oblicza jego 16-bitowy adres (przesunięcie) wewnątrz segmentu. Zespół BIU oblicza adres rzeczywisty na podstawie otrzymanego przesunięcia (adresu efektywnego EA) i zawartości wybranego rejestru segmentowego.
* mov ax, [BX]
Adresowanie bezpośrednie
W adresowaniu bezpośrednim adres operandu znajduje się bezpośrednio w rozkazie. (EA) adres efektywny, zakodowany jest w instrukcji.
* mov ax, [1234h]
Adresowanie bazowe
W adresowaniu bazowym rozkaz wskazuje na jeden z rejestrów bazowych BX lub BP i może zawierać 8-; lub 16-bitową wartość stanowiącą lokalne przemieszczenie. Adresem efektywnym jest suma zawartości rejestru bazowego i przemieszczenia
    * mov ax, [BX+1]
Adresowanie indeksowe
W adresowaniu indeksowym adres efektywny jest sumą zawartości rejestru indeksowego SI lub DI i lokalnego przemieszczenia
    * mov ax, [SI+1]
Adresowanie bazowo-indeksowe
W adresowaniu bazowo-indeksowym, adres efektywny jest sumą zawartości jednego z rejestrów bazowych, jednego z rejestrów indeksowych i lokalnego przemieszczenia.
    * mov ax, [BX+SI+1]


===== 11. Co to jest i jaką ma postać deskryptor? =====

Deskryptor segmentu pamięci - jest to struktura danych zajmująca w pamięci 8 bajtów, opisująca własności segmentu pamięci, składa się ona z trzech części:

        * adres bazowy - 32-bitowy adres liniowy początku segmentu
        * wielkość - 20-bitowa liczba określająca rozmiar segmentu
        * atrybuty - dodatkowe informacje m.in. typ segmentu i prawa dostępu

===== 12. Czym jest i do czego służy selektor? =====

Selektor segmentu to w trybie wirtualnym chronionym część adresu logicznego
16-bitowy selektor segmentu służy do odnajdywania odpowiednich deskryptorów segmentu Składa się on z:
        * 13-bitowego numeru deskryptora;
        * 1-bitowego pola TI - wskazuje, o którą tablicę chodzi: 0 - globalna, 1 – lokalna;
        * 2-bitowego pola RPL - poziom ochrony zadania żądającego dostępu

===== 13. Do czego służy rejestr GDTR? =====

GDTR przechowuje adres początku globalnej tablicy deskryptorów (global descriptor table register).

===== 14. Alfabety komputerowe =====

ASCII to kod przyporządkowujący liczby z zakresu 0-127 literom (alfabetu angielskiego), cyfrom, znakom przestankowym i innym symbolom, oraz poleceniom sterującym. Ma 128 znaków w tym 96 znaków pisarskich i 32 znaki sterujące, które oryginalnie nie służyły do przenoszenia informacji, tylko do sterowania urządzeniem (np. drukarką). Ponieważ kod ASCII jest 7-bitowy, a większość komputerów operuje na 8-bitowych bajtach, powstało wiele różnych rozszerzeń ASCII zagospodarowujących ósmy bit (np. norma ISO 8859).
ISO 8859 to zestaw standardów służących do kodowania znaków za pomocą 8 bitów. Standardy te zostały utworzone przez ECMA w połowie lat osiemdziesiątych, po czym zostały uznane przez ISO.
Wszystkie zestawy ISO 8859 mają znaki 0-127 (hex 00-7F) takie same jak ASCII, zaś znaki 128-159 (hex 80-9F) są nieużywane.
Unicode (zwany czasem po polsku Unikod) to komputerowy zestaw znaków mający w zamierzeniu obejmować wszystkie pisma używane na świecie. Definiują go dwa standardy - Unicode oraz ISO 10646. Znaki obu standardów są identyczne. Standardy te różnią się drobnymi sprawami, m.in. Unicode określa sposób składu.
Rozwijany jest przez konsorcjum, w którego skład wchodzą ważne firmy komputerowe, producenci oprogramowania, instytuty naukowe, agencje międzynarodowe oraz grupy zainteresowanych użytkowników.
Windows-1250, znane także jako CP-1250, jest stroną kodową używaną przez system Microsoft Windows do reprezentacji tekstów w środkowo europejskich językach używających alfabetu łacińskiego, takich jak albański, chorwacki, czeski, polski, rumuński, słowacki, słoweński.

===== 15. Architektura von Neumanna - Rodzaj architektury komputera, przedstawionej po raz pierwszy w 1945 roku przez von Neumanna a wymyślonej przez Johna W. Mauchly'ego i Johna Prespera Eckerta. =====

System komputerowy zbudowany w oparciu o architekturę Von Neumanna powinien:
        * mieć skończoną i funkcjonalnie pełną listę rozkazów
        * mieć możliwość wprowadzenia programu do systemu komputerowego poprzez urządzenia zewnętrzne i jego przechowywanie w pamięci w sposób identyczny jak danych
        * dane i instrukcje w takim systemie powinny być jednakowo dostępne dla procesora
        * informacja jest tam przetwarzana dzięki sekwencyjnemu odczytywaniu instrukcji z pamięci komputera i wykonywaniu tych instrukcji w procesorze.

Podane warunki pozwalają przełączać system komputerowy z wykonania jednego zadania (programu) na inne bez fizycznej ingerencji w strukturę systemu, a tym samym gwarantują jego uniwersalność.
System komputerowy von Neumanna nie posiada oddzielnych pamięci do przechowywania danych i instrukcji. Instrukcje jak i dane są zakodowane w postaci liczb. Bez analizy programu trudno jest określić czy dany obszar pamięci zawiera dane czy instrukcje. Wykonywany program może się sam modyfikować traktując obszar instrukcji jako dane, a po przetworzeniu tych instrukcji - danych - zacząć je wykonywać.

Architektura harwardzka - rodzaj architektury komputera. W stosunku do architektury Von Neumanna, pamięć przydzielana danym programu jest oddzielona od pamięci rozkazów.
Podstawowa architektura komputerów zerowej generacji i początkowa komputerów pierwszej generacji. Często stosowana w procesorach sygnałowych i kalkulatorach programowanych.

===== 16. Na czym polega różnica w adresowaniu CHS i LBA? =====

CHS podaje trzy parametry: c – numer cylindra; h – głowice; s – sektor, natomiast w LBA (liniowe adresowanie dysku) podajemy tylko nr sektora.

===== 17. Omówić dostępne tryby pracy portu IEEE1284 (LPT). =====

    * Compatibility Mode – tryb pracy jednokierunkowego portu Centronics
    * Nibble Mode – tryb zgodny z trybem przesyłającym powrotne dane przez rejestr statusowy portu Centronics
    * Byte Mode – tryb zgodny z pracą portu w komputerach typu PS2
    * ECP Mode – zmodyfikowany port równoległy pozwalający na swobodną transmisję w obie strony
    * EPP Mode – najbardziej zaawansowany tryb pracy portu równoległego, tworzący dwukierunkową magistralę 8-bitową mogącą przesłać zarówno dane, jak i adresy.

===== 18. Omówić różnice i podobieństwa pomiędzy instrukcjami INT i CALL. =====

różnice:
        * INT odkłada na stos rejestr FLAGS a CALL nie
        * argumentem INT jest liczba określająca numer przerwania, natomiast argumentem CALL jest adres procedury
podobieństwa:
        * INT na podstawie podanego numerka pobiera z tablicy wektorów przerwań odpowiedni adres, odkłada FLAGS na stos i wykonuje CALL typu far - czyli to można uznać z podobieństwo ;)
        * no oczywiście obie instrukcje służą do wywołania procedury w jakiś sposób

===== 19. Na cykl wykonania rozkazu składają się fazy (wymienić). =====

  * fetch – pobranie kodu rozkazu z pamięci (do rejestru)
  * decode – dekodowanie rozkazu (by określić sygnały sterujące)
  * address generation – wytworzenie adresu argumentu
  * memory read – odczytanie argumentów z pamięci
  * execute – wytworzenie wyniku
  * write – zapisanie wyniku do pamięci

===== 20. Obsługa przerwań w trybie rzeczywistym i chronionym? =====

Tryb rzeczywisty
W trybie rzeczywistym (ang. real) pracy procesora adres procedury obsługi przerwania jest zapisany w tablicy wektorów przerwań. Tablica wektorów przerwań przechowuje adresy poszczególnych procedur obsługi przerwań; przerwania identyfikowane są przez numer (wektor przerwania) i w przypadku procesorów serii x86 jest możliwych do 256 przerwań.
Tablica wektorów przerwań znajduje się w pierwszych 1024 (256 4 Bajtowych adresów procedur obsługi przerwań) komórkach pamięci Operacyjnej.
W komputerach PC jest zazwyczaj 16 różnych sygnałów IRQ (ang. interrupt request) – IRQ0 do IRQ15. Często mówiąc o IRQ ma się na myśli sam numer przerwania, jako zasób udostępniany przez procesor. Jako, że jest ich tylko 16, bywają problemy z przydzieleniem osobnego przerwania każdemu z urządzeń, które go potrzebuje, może to powodować przydzielenie tego samego przerwania dwóm urządzeniom. Mówi się wtedy o konflikcie przerwań, gdyż najczęściej dwa urządzenia nie mogą współdzielić jednego.
Tryb chroniony
W trybie chronionym (ang. protected) pracy procesora x86 (od procesora i386) mamy do czynienia z tablicą deskryptorów przerwań (ang. Interrupt Descriptor Table, IDT) łączącą każdy wektor wyjątku lub przerwania z deskryptorem bramy (deskryptory bram to deskryptory pozwalające na kontrolowany dostęp do segmentów kodu o różnych stopniach uprzywilejowana) dla procedury lub zadania (ang. task) obsługującym dany wyjątek lub przerwanie.
Położenie IDT jest zapisane w rejestrze tablicy deskryptorów przerwań (ang. Interrupt Descriptor Table Register, IDTR). IDT zawiera do 256 wpisów zwanych deskryptorami. Rozmiar IDT to 256*8B (8 Bajtów to rozmiar pojedynczego deskryptora); w przypadku mniejszej ilości deskryptorów (obsługiwanych przerwań) niż maksymalne 256, puste sloty (czyli w rzeczywistości nieważne deskryptory) powinny zawierać flagę dostępności segmentu (ang. Segment Present Flag, P) ustawiona na 0

===== 21. Na czym polega przetwarzanie potokowe? =====

Przetwarzanie potokowe polega na równoległym wykonywaniu w procesorze poszczególnych faz cyklu rozkazowego. Jeden z układów procesora potokowego wykonuje rozkaz, a drugi, niezależny układ w tym samym czasie pobiera następny rozkaz z pamięci, co podwaja wydajność procesora. Stopień równoległości konstrukcji procesorów w architekturze RISC wynosi od trzech do siedmiu niezależnych bloków funkcjonalnych wykonujących jednocześnie pobranie rozkazu, jego zdekodowanie, obliczenie adresu argumentu, pobranie argumentu, wykonanie operacji i przechowanie wyniku.

===== 22. Czym się różni tryb rzeczywisty od trybu chronionego? =====

Tryb rzeczywisty (tryb adresów rzeczywistych – real mode):
        * uruchomiony może być tylko jeden program,
        * program ten otrzymuje (ma przydzielone) pierwszego megabajta pamięci,
        * procesor może dowolnie używać tą pamięć,
        * wyłączane są wszystkie mechanizmy odmowy pamięci,
        * program używa adresów rzeczywistych. Adresy te są zapisywane w postaci segmentowej, wielkość segmentu = 64 kB. Z adresów segmentowych można wyliczyć rzeczywisty adres bajta w pamięci.
Tryb chroniony – jest to tryb wielozadaniowy (tryb adresów wirtualnych – protected mode):
        * każde zadanie otrzymuje swoją część pamięci operacyjnej wirtualnej,
        * włączony jest mechanizm ochrony pamięci i separowania zadań,
        * maksymalna wielkość segmentu 4 GB dotyczy procesorów 32 bitowych,
        * programy używają adresów wirtualnych.

===== 23. Przedstawić szkielety i omówić różnice i podobieństwa pomiędzy programami com i exe. =====

Program typu COM:
    * jeden segment
        * CS=DS=SS=ES : kod, dane i stos
        * ograniczony rozmiar do 64 kB
    * początek w offset 0100H
    * zakończenie przez powrót do systemu

Program typu EXE:
    * dowolna ilość segmentów
        * CS: kod; DS: dane; SS: stos
    * początek w dowolnym miejscu
    * zakończenie i powrót do systemu

===== 24. Do czego sluzy dyrektywa ARG, ASSUME, ORG? =====

ARG służy do zarezerwowania miejsca na stosie dla zmiennych lokalnych procedury np ARG zm1:WORD ustalenie parametrów procedury oraz wartości zwracanej przez procedurę np. zm2:word RETURNS wynik:WORD
ASSUME - informuje jaką wartość mają rejestry segmentowe dla danego segmentu; jeśłi nie zdefiniujemy to będzie trzeba używać prefiksów. Argumenty: nazwa rejestru (CS, DS) skojarzona nazwa segmentu (CS: nazwa).
ORG – wpisanie do licznika lokacji potrzebnej wartości (ORG 0100h – przesunięcie rozpoczęcia programu do wartości segmentu)

===== 25. Opisać rodzaje i działanie półprzewodnikowych pamięci typu ROM. =====

W normalnym cyklu pracy urządzenia pamięć ta może być tylko odczytywana, zapis do pamięci dokonywany jest w zależności od rodzaju pamięci. Najpopularniejsze rodzaje to:
ROM - programowane przez producenta pamięci w czasie produkcji, czasami określana jako MROM (Mask programmable ROM). PROM (ang. Programmable ROM) - pamięć która może zostać zaprogramowana. Pierwsze pamięci tego typu były programowane przez przepalenie cieniutkich drucików wbudowanych w strukturę
        * EPROM (ang. Electrically Programmable ROM) - pamięć programowalna elektrycznie, kasowana innymi metodami np. przez naświetlanie ultrafioletem
        * EEPROM (ang. Erasable Electrically Programmable ROM) - pamięć kasowalna i programowalna elektrycznie. Wykonywana w różnych postaciach (np. jako FLASH), różniących się sposobem organizacji kasowania i zapisu.
        * - Flash EEPROM - pozwala na zapisywanie lub kasowanie wielu komórek pamięci podczas jednej operacji programowania

===== 26. Podział pamięci operacyjnej RAM =====

    * Pamięć konwencjonalna (TPA, 1kB..640kB), Pamięć konwencjonalna przeznaczona jest dla programów trybie rzeczywistym (DOS). Jest to obszar pamięci niezbędny da poprawnego działania
    * Pamięć wyższa (UMB, 640kB..1MB), pamięć VRAM, Pamięć wyższa w systemie DOS przeznaczona jest systemu. Może być udostępniana programom pod warunkiem sterownika EMM386.
    * Pamięć wysoka (HMA, 1MB..1MB+64kB), Pamięć wysoka stanowi 64kB blok pamięci powyżej rzeczywistego (1MB). Pamięć ta dostępna jest w DOS pod warunkiem sterownika HIMEM.
    * Pamięć Extended (XMS, powyżej HMA, teoretycznie Pamięć Extended jest to pamięć liniowa powyżej 1MB trybie chronionym (systemy WIN3x/9x/NT, Unix).

===== 27. Na czym polega idea transmisji asynchronicznej. =====

Strumien danych musi niesc ze soba informacje o czestotliwosci synchronizujacej. Nadajnik i odbiornik musza pracowac z ta sama uzgodniona wczesniej predkoscia. W zamian za zredukowana liczbe linii laczacych korespondentow otrzymujemy bardziej skompikowany protokol komunikacyjny. Dane przesylane sa w paczkach, a procesem steruja bity startu i stopu.

===== 28. Omówić fizyczną budowę systemu plików FAT. =====

W formacie FAT partycja (poza początkowymi zarezerwowanymi sektorami) jest podzielona na klastry (jednostki alokacji pliku). Każdy klaster składa się z jednego lub kilku sektorów, klastry są numerowane. System operacyjny na podstawie numeru klastra oblicza numer logiczny sektora (numer sektora od początku partycji) a na tej podstawie numer ścieżki, głowicy i sektora na ścieżce (dawniej fizyczne położenie na dysku), identyfikując jednoznacznie sektor i dokonując odczytu lub zapisu wybranego sektora.
Partycja systemu FAT składa się z 4 regionów:
    * zarezerwowany (z boot sectorem) – a w nim tablica BPB (Bios Parameter Block) oraz program ładujący system operacyjny (boot sector) dla partycji systemowej. Blok BPB zawiera informacje potrzebne do wyliczenia położenia i rozmiaru pozostałych regionów.
    * tablica alokacji (tablica FAT) – przechowywana zaraz za boot sektorem struktura, zajmująca kilka sektorów, która zawiera informacje dla systemu operacyjnego na temat klastrów. Każda pozycja w tablicy FAT odpowiada jednemu klastrowi. Sposób kodowania informacji opisano wyżej. Na partycji może być kilka kopii tablicy FAT, zazwyczaj dwie.
    * katalog główny (w FAT32 nie istnieje w tej formie) – katalog główny (root directory) i jego podkatalogi zawierają nazwę pliku, atrybuty, informacje o czasie utworzenie i modyfikacji, wskaźnik na pierwszy klaster z danymi.
    * region danych – zajmowany przez podkatalogi i wszystkie pliki; podzielony na logiczne bloki zwane klastrami.

===== 29. Na czym polega specyfikacja urządzeń legacy? =====

Urządzenia Legacy ISA są zgodne z pierwotną specyfikacją magistrali PC AT i wymagają konkretnego przerwania/kanału DMA do prawidłowego funkcjonowania

===== 30. Na czym polega kodowanie FM; jaka jest różnica między kodowaniem FM a MFM. =====

FM technika kodowania informacji cyfrowej. Najbardziej znany jako system zapisu informacji na nośnikach magnetycznych.
Przy zapisie FM kierunek pola magnetycznego zmieniany jest na początku komórki bitowej, oraz w jej środku ale tylko wtedy gdy kodowana jest jedynka (binarna).
0 |1 |0 |0 |1 |1 |
++|-+|--|++|-+|-+|

MFM zmodyfikowana modulacja częstotliwości jest sposobem kodowania informacji stosowanym przy zapisie na nośniku magnetycznym używanym przez większość formatów dysków, dyskietek
MFM jest modyfikacją metody FM stosowanej przy kodowaniu informacji na dyskietkach pojedynczej gęstości. MFM pozwala na zwiększenie, w stosunku do FM ilości kodowanej informacji przy zadanej częstotliwości maksymalnej sygnału.
Kodowanie informacji odbywa się według zasady: nadawanie jedynki zmienia kierunek prądu głowicy zapisujacej w środku komórki bitowej, nadawanie zera zmienia kierunek prądu na początku ale tylko wtedy gdy poprzednio nadawanym bitem nie była jedynka.
0 |1 |0 |0 |1 |1 |
++|+-|--|++|+-|-+|

===== 31. Na czym polega stronicowanie? =====

Procesory 80386 i nowsze pracujące w trybie chronionym umożliwiają dowolne mapowanie adresów logicznych na adresy fizyczne – mechanizm ten nazywany jest stronicowaniem, w j. ang. paging. Adresy logiczne obejmują całą przestrzeń adresową procesora, czyli 4GB, niezależnie od tego ile w rzeczywistości w danym komputerze zainstalowano pamięci. Zadaniem systemu operacyjnego jest odpowiednie zamapowanie adresów logicznych na adresy istniejącej pamięci fizycznej, natomiast zwykłe, użytkowe programy mogą zawsze odwoływać się do tych samych adresów logicznych.

Jeśli włączone jest stronicowanie, wówczas cała pamięć (4GB) dzielona jest na bloki – strony o rozmiarach 4kB; w procesorach Pentium i nowszych możliwe jest także używanie stron o rozmiarach 4MB. Gdy program odwołuje się do pamięci, a więc podaje 32-bitową liczbę – numer komórki pamięci – jest ona rozbijana na trzy części:
        * indeks w katalogu stron (liczba 10-bitowa),
        * indeks w tablicy stron (liczba 10-bitowa),
        * przesunięcie w obrębie strony (liczba 12-bitowa).

===== 32. Jak wygląda i na czym polega płaski model pamięci? =====

Dzisiejsze systemy operacyjne mają znacznie wygodniejszy sposób organizacji pamięci RAM. Jest nim właśnie ów płaski model
32-bitowe procesory pozwalają mianowicie, by cała pamięć była jednym segmentem. Taki segment może mieć rozmiar nawet 4 gigabajtów, więc z łatwością zmieszczą się w nim wszystkie fizyczne i wirtualne zasoby RAMu.
Płaski model umożliwia zgrupowanie wszystkich dostępnych rodzajów pamięci operacyjnej (kości RAM, plik wymiany, pamięć karty graficznej, itp.) w jeden ciągły obszar, zwany przestrzenią adresową
Idea płaskiego modelu pamięci: Adresy składają się tu tylko z offsetów, przechowywanych jako liczby 32-bitowe. Mogą one odnosić się do jakiegokolwiek rzeczywistego rodzaju pamięci, na przykład do takich jak na ilustracji.

===== 33. Szyna adresowa (ang. address bus) =====
 - połączenie między jednostką centralną i pamięcią, które przenosi adres z/do miejsc, gdzie jednostka centralna chce czytać lub pisać. Liczba bitów szyny adresowej określa maksymalną wielkość pamięci, do jakiej procesor ma dostęp.
Szyna danych (ang. data bus) - szyna (połączenie między jednostką centralną, pamięcią i urządzeniami peryferyjnymi) używana do przenoszenia danych.
Szerokość i częstotliwość cyklu zegarowego szyny danych określają szybkość transmisji danych, która jest jednym z głównych czynników determinujących moc przetwarzania komputera. Większość architektur procesorów stosowanych w komputerach PC używa 32-bitowej szyny danych, co oznacza, że jednocześnie mogą zostać przesłane 32 bity danych. Niektóre procesory mają wewnętrzną szynę danych szerszą niż szyna zewnętrzna, aby połączenia zewnętrzne były tańsze, przy zachowaniu niektórych korzyści w mocy przetwarzania szerszej szyny. Rodzaje szyn: ISA PCI AGP PCI express

===== 34. Omówić zasady podłączania wielu urządzeń do USB. =====

  * automatyczny przydział adresów
  * maksymalnie 127 urządzeń Kabel:
    * wtyk A (płaski)
    * wtyk B (kwadratowy)
  * maksymalna długość kabla 5 m.

Można podłączeń urządzenia wolne i szybkie. Do 100 mA urządzenia USB mogą być zasilane z magistrali, a powyżej zasilane zewnętrznie.

Klasy urządzeń USB:
  * Audio device
  * Communication device
  * Human Interface device; ... Transfer:
    * Kontrolny - kierowanie i nadzór urządzenia
    * Przerwaniowy - niewielki ilości danych, szybko działa
    * Masowy - duże ilości danych, nieważne kiedy wyśle
    * Izochroniczny - przesyłanie dużych ilości danych

===== 35. Roznice: adres liniowy, fizyczny, logiczny. =====

adres fizyczny - (physical address) jest adresem najniższego poziomu.
Podczas komunikacji procesora z układem obsługującym pamięć, na jego liniach adresowych wystawiany jest właśnie adres fizyczny. Wykorzystujemy go przy tworzeniu tablic implementujących stronicowanie, lub podczas komunikowania się z dowolnymi urządzeniami. Należy zauważyć, że podczas gdy mechanizm stronicowania pamięci jest wyłączony, adres fizyczny jest równy adresowi liniowemu,
adres liniowy - (linear address) jest formą przejściową między adresem fizycznym.
Dzięki istnieniu adresu liniowego można uzyskać ciągłość pamięci nawet, jeżeli fizycznie jest ona porozrzucana. Adres liniowy jest zamieniany przez mechanizm stronicowania na adres fizyczny za pomocą tablic stron. W systemach wielozadaniowych niemożliwa jest wymiana adresów liniowych pomiędzy zadaniami, gdyż każde z nich może mieć oddzielne tablice stron. Adresy liniowe wykorzystujemy głównie przy tworzeniu deskryptorów,
adres logiczny - (logical address) jest adresem złożonym z dwóch członów:
identyfikatora segmentu i przemieszczenia w tym segmencie. Dla trybu rzeczywistego i V86 identyfikatorem segmentu będzie jego adres liniowy podzielony przez 16, dla trybu chronionego będzie to selektor segmentu. Adres taki zapisujemy w postaci SEGMENT OFFSET lub SELEKTOR OFFSET. Adres logiczny powinien być wykorzystywany do zapisywania lub odczytywania danych, procesor automatycznie zamienia go na adres logiczny a następnie na adres fizyczny,

===== 36. Parametry konfiguracyjne transmisji szeregowej: =====

        * liczba bitów na sekundę
        * parametry ramki
        * ilość bitów danych w ramce
        * sposób kontroli parzystości (czy liczba bitów,,1’’ razem z bitem parzystości ma być parzysta, nieparzysta, czy bit parzystości zawsze na,,0’’ albo na,,1’’ (brak kontroli))
        * ilość bitów stopu
Ramka może zawierać się od 5 do 8 bitów danych (jednak większość urządzeń posługuje się słowem 7 lub 8 bitowym) poprzedzonym bitem startu oraz zakończonym bitem parzystości i jednym lub dwoma bitami stopu.
        * rodzaj sterowania przepływem - RTS/CTS i XON/XOFF

===== 37. ISA - Najstarszy i najwolniejszy typ magistrali. =====
Długość ok. 14 cm, dwuczęściowe, zwykle koloru czarnego. Możliwość przesyłu 8 lub 16 bitów danych. We współczesnych płytach nie występuje. Transfer teoretyczny – 8MB/s, praktyczny – 1,5..1,8 MB/s. Brak obsługi Plug&Play.
EISA – Extended ISA - Rozszerzenie standardu ISA. 32-bitowa szyna danych. Teoretyczna szybkość transferu – 32MB/s, praktyczna – 5 MB/s. Karta EISA posiada dwa rzędy kontaktów elektrycznych przesuniętych względem siebie. Możliwe jest montowanie kart ISA w gnieździe EISA i odwrotnie, ale nie wpływa to zmianę prędkości działania.
VLB – VESA Local Bus - Częstotliwość taktowania magistrali – 16 do 66MHz. Możliwość współpracy urządzeń 64-bitowych z gniazdami 32- bitowymi i odwrotnie. Maksymalna prędkość transmisji 32-bitowej wynosi 106 MB/s, a transmisji 64-bitowej – 212 MB/s. Przeznaczona do współpracy z procesorami rodziny Intel’86, ale może również pracować z innymi procesorami. Liczba urządzeń dołączonych do magistrali wynosi do 10 dla wersji 2.0. Charakteryzuje się dużo lepszymi osiągami niż magistrala ISA. Cechą charakterystyczną magistrali VLB jest przedłużenie klasycznych gniazd ISA, EISA
PCI – Umożliwia zarówno 32- jak i 64-bitową transmisję danych. Przy 32-bitowej magistrali transfer wynosi 132 MB/s, a przy 64-bitowej wynosi 264 MB/s. Magistralę PCI można traktować jako równoległą ścieżkę przesyłu danych do magistral ISA, EISA. Zarówno procesor jak pamięć połączone są bezpośrednio z tą magistralą, do której (po-przez odpowiedni mostek PCI bridge) dołączona jest klasyczna magistrala ISA lub MCA. Urządzenia zewnętrzne mogą być dołączone bezpośrednio do tej magistrali.
AGP – Jest to port przeznaczony wyłącznie do obsługi szyb-kich kart graficznych. Dzięki niemu karta graficzna może użyć dowolnej ilości pamięci operacyjnej umieszczonej na płycie głównej, a niezależna szyna zapewnia bezpośredni transfer danych. Szyb-kość transferu zależy od 4 oznacza przepustowość 8 razy większąstopnia przepustowości (np. AGP niż port PCI). Dzięki tej szynie grafika trój-wymiarowa jest bardziej realistyczna i szybsza. Należy ją jednak traktować jako uzupełnienie niż następcę złącza PCI, ponieważ nie jest tak uniwersalna jak ta ostatnia.

=== Źródło ===


^  [[https://pliki.andrix.pl/math_2/architektura_komputerow/arch_komp.pdf|Microsoft Word - arch_komp.doc (pdf)]] (dostęp 02.04.2021)  ^^
^ Tytuł           | Microsoft Word - arch_komp.doc   |
^ Autor           | Bednar                           |
^ Producent       | GPL Ghostscript 8.15             |
^ Twórca          | PScript5.dll Version 5.2         |
^ Utworzono       | śro, 28 cze 2006, 21:25:11       |
^ Zmodyfikowano   | śro, 28 cze 2006, 21:25:11       |
^ Format          | PDF-1.3                          |
^ Liczba stron    | 6                                |
^ Rozmiar papieru | Letter USA, pionowo (216×279 mm) |
^ Rozmiar         | 129,0 kB                         |
OmniData

Narzędzia użytkownika

Narzędzia witryny

Strona zablokowana

Narzędzia strony
